SPE-4kシステム

フォトディテクタ(PD)とプロセッシングエレメント(PE)を１対１に対応させた 完全並列型の検出・処理回路をワンチップＬＳＩへの集積化が可能な汎用ビジョ ンチップアーキテクチャSPE(Sensory Processing Element)を用いたビジョン チップのスケールアップモデル。SPEでは、汎用性と高速性を維持したまま、 PEの回路規模を小さくするために、(1) SIMD型制御、(2) 4近傍接続、(3) マ イクロインストラクション方式、(4) ビットシリアル演算 という方式を採用す ることにより、1PEあたり 337ゲート(2入力NAND換算)というコンパクトな回路 で実現されている。

SPE-4kはこのようなPEを64x64=4096個をマトリックス状に配置したものである。 このシステムは、提案したアーキテクチャの高速性及び汎用性を示すためのソ フトウェア開発・検証システムでもあり、様々な初期視覚アルゴリズムの高速 動作を確認している。

動画(Mpeg形式)

エッジ検出(Mpeg形式、330Kbytes)

Poisson 方程式(Mpeg形式、1.0Mbytes)

参考文献

  1. Masatoshi Ishikawa, Akira Morita and Nobuo Takayanagi: High Speed Vision System Using Massively Parallel Processing, IROS'92 (1992 IEEE/RSJ International Conference on Intelligent Robots and Systems) (Raleigh, North Carolina, USA, 1992.7.8) / Proceedings, pp.373-377
  2. 石川正俊: 超並列・超高速ワンチップビジョンとその応用, 日本ロボット学会誌, Vol.13, No.3, pp.335-338 , 1995

[ホーム| センサフュージョン| マイクロビジュアルフィードバック| 光コンピューティング| メンバー| 論文] 動画|

Ishikawa Namiki laboratory WWW admin: www-admin@k2.t.u-tokyo.ac.jp